全球 AI 運算需求持續升溫，客製化特殊應用晶片 (ASIC) 龍頭博通 (Broadcom) 正式將韓國人工智慧 (AI) 晶片新創企業 FuriosaAI 納入其客製化晶片生態系。雙方規劃採用 2 奈米製程及 3.5D 先進封裝技術開發第三代 AI 加速器，與此同時，受制於美國制裁而無法取得極紫外光 (EUV) 微影設備的華為 (Huawei)，近期提出旨在透過系統級堆疊達到 14 埃米 (14A) 電晶體密度的 Tau scaling 技術。惟產業分析師指出，此舉本質為邏輯晶片 3D 堆疊，在量產良率與每平方公分所需能耗上仍面臨實質技術壁壘。兩大陣營的技術路徑分歧，正加速全球車用與高算力晶片供應鏈在合規生產與多軌架構上的重組。
全球 AI 基礎建設投資持續擴張，客製化 AI 加速器已成為晶片設計大廠的重要成長來源。綜合外電報導，博通（Broadcom）最新財報顯示，2026 會計年度第一季營收達 193 億美元，其中 AI 半導體營收為 84 億美元，年增 106%，主要受惠於客製化 AI 加速器與 AI 網路設備需求升溫。
在輝達（Nvidia）GPU 持續主導 AI 訓練與推論市場之際，雲端巨頭也積極尋求客製化晶片方案，以降低成本、提升特定工作負載效率，並避免過度依賴單一供應商。博通長期與 Google、Meta、OpenAI 等科技大廠合作客製化 AI 晶片與網路解決方案，逐漸成為 AI 資料中心背後的重要基礎供應商。
FuriosaAI導入多晶粒架構 搶攻AI推論市場
博通近期宣布與韓國 AI 晶片新創 FuriosaAI 合作，將其納入客製化 ASIC 生態系。根據外媒報導，FuriosaAI 規劃將自家 Tensor Contraction Processor（TCP）架構，導入多晶粒 System-on-Package 封裝設計，鎖定大規模 AI 推論工作負載。
報導指出，FuriosaAI 第三代 AI 加速器預計採用 2 奈米製程，並結合博通先進封裝技術，支援雙層 HBM4 或 HBM4e 高頻寬記憶體。雖然最終規格仍待官方進一步公布，但這項合作已凸顯 AI 晶片競爭重點，正從單顆晶片算力，轉向多晶粒整合、記憶體頻寬與資料中心級網路互連能力。
博通先前提出的 3.5D XDSiP 封裝技術，目的在於讓客製化晶片客戶能將運算核心、記憶體、I/O 與低階邏輯拆分設計，再透過先進封裝整合為單一系統。這種模式可降低大型單晶片設計的光罩成本與良率風險，也能提升記憶體靠近運算核心的效率。
先進封裝改寫晶片利益分配
在傳統半導體產業中，IC 設計公司多半掌握產品規格與市場價值；但 AI 晶片進入多晶粒時代後，封裝、互連、網路與系統整合的重要性快速上升。對新創晶片公司而言，能否接入成熟封裝平台與高速網路生態系，將直接影響產品能否進入大型資料中心。
FuriosaAI 目前產品在多晶片串聯能力上仍有擴充限制，未來若要突破更大規模部署，便需要引進博通乙太網路、PCIe 與高階交換晶片等解決方案。這意味著 AI 加速器的核心競爭力，已不再只是單一晶片峰值算力，而是封裝內資料傳輸、晶片間互連與整櫃級網路效率。
市場分析人士認為，客製化 ASIC 搭配先進封裝，是雲端業者降低 AI 運算成本的重要路徑，也可能成為挑戰 Nvidia GPU 壟斷地位的可行方向。不過，這也讓掌握封裝與網路技術的少數巨頭取得更高議價權，晶片新創若缺乏生態系支援，將面臨導入大型資料中心的門檻。
華為提出LogicFolding與Tau Scaling 試圖繞開EUV限制
相較於博通陣營依循先進製程與封裝演進，受到美國出口管制限制的華為，則提出不同技術路線。根據外電報導，華為近期提出 Tau Scaling 概念與 LogicFolding 晶片架構，主張透過系統級晶片整合、3D 堆疊與結構優化，在缺乏 EUV 先進微影設備的條件下，延續類似摩爾定律的效能提升。
華為表示，LogicFolding 將率先用於今年秋季推出的 Kirin 智慧型手機晶片。這項進展不只牽動中國自研手機晶片布局，也被視為對輝達與蘋果形成雙重壓力。對輝達而言，美國出口管制限制其高階 AI 晶片在中國銷售，讓華為有機會承接中國本土 AI 晶片需求；對蘋果而言，華為 Mate 60 系列曾憑藉 5G 與自研晶片重返高階手機競爭，也使中國市場 iPhone 銷售面臨更激烈挑戰。
華為相關論述強調，未來晶片進步不應只看單層平面上的電晶體微縮，而要把多層晶片堆疊、互連速度、資料傳輸效率與系統整合納入考量。華為並稱，若相關技術持續推進，2031 年有機會達到相當於 1.4 奈米製程等級的能力；同時也表示，過去 6 年已有 381 款晶片依據 Tau Scaling 相關方法設計與量產。
不過，國際分析師對華為說法仍持保留態度。部分專家認為，堆疊與摺疊式設計確實可帶來有效密度提升，但這不代表華為已經解決真正 1.4 奈米等級製造所需面對的完整製程、良率、功耗、散熱與元件效能問題。若將三維堆疊後的「系統密度」直接與先進製程的二維電晶體密度相比，容易造成技術指標混淆。
3D堆疊不是萬靈丹 散熱與良率仍是難題
無論是博通推動的 3.5D 先進封裝，或華為提出的 LogicFolding 與 Tau Scaling，核心都指向同一件事：半導體產業已無法單靠製程節點微縮滿足 AI 算力需求，必須透過封裝、互連與系統設計共同突破瓶頸。
3D 堆疊與混合鍵合可縮短資料傳輸距離、提升頻寬並降低部分功耗，但同時也提高製造複雜度。晶片堆得越密，散熱越困難；不同晶粒整合越多，測試與良率管理也越複雜。一旦其中一個晶粒或鍵合環節出現瑕疵，整體封裝成本與報廢風險都會上升。
分析人士指出，華為若能將 LogicFolding 導入今年秋季旗艦手機晶片，確實代表一項工程突破；但該技術能否從手機晶片擴大到 AI 資料中心，才是真正考驗。資料中心晶片需要承受更高功耗、更長時間運轉與更嚴格的良率要求，若散熱、封裝與量產穩定度無法跟上，系統級微縮的商業化效益仍可能受限。
因此，先進封裝不只是技術升級，也是一場資本密集競賽。能否取得穩定產能、先進設備、HBM 供應與良率控制能力，將決定 AI 晶片公司能否真正量產並進入商用市場。
整體而言，博通與 FuriosaAI 的合作，代表客製化 AI 晶片正加速走向多晶粒與系統級封裝；華為 LogicFolding 與 Tau Scaling 則顯示受限於出口管制的企業，正試圖用不同技術敘事延續晶片效能提升。兩者路線不同，卻共同指向一個趨勢：AI 晶片競爭已不再只是誰的製程最先進，而是誰能把運算、記憶體、封裝、互連、良率與供應鏈整合得最好。
對全球科技產業而言，先進封裝正從幕後製程變成戰略主角；對台灣供應鏈而言，這既是擴大產值的機會，也是合規與產能配置的新考驗。
本文為產業新聞與市場觀察，並非任何有價證券、金融商品或投資策略之買賣建議。文中提及之公司、技術、合作案、製程節點、封裝規格與市場展望，可能受供應鏈、出口管制、專利、良率、成本、客戶訂單與地緣政治變化影響。投資人應自行評估風險，並審慎判斷。